SHUSAKU YAMAMOTO

U.S. Patent Application S.N. 09/103,873

Partial Translation of Japanese Laid-Open Publication

Laid-Open Publication Number: 3-133131

Laid-Open Publication Date: June 6, 1991

Title of the Invention: Semiconductor device

Application Number: 1-272605

Filing Date: October 18, 1989

Inventors: Akira OHISA et al.

Applicant: Mitsubishi Electric Corporation

2. Claim

A semiconductor device, in which a prescribed device structure is formed on a semiconductor substrate and a surface of the device structure is coated with a protective insulating film, wherein the protective insulating film is formed by alternately and repetitively depositing "a silicon oxide film deposited by plasma CVD using a gas mainly containing organic silane and oxygen" having a prescribed thickness and "a silicon oxide film deposited by thermal CVD using a gas mainly containing organic silane and ozone" having a prescribed thickness.

(page (5), upper right column, lines 5 to 18)

Reference numeral 20 represents a protective insulating film formed on a surface section of interest, i.e., an interlayer insulating film 11b on a top layer side, including an interconnection 14. In this example, the protective insulating film 20 is formed by alternately depositing two type of films of "a silicon oxide film deposited by plasma CVD using a gas mainly containing organic silane (THOS) and oxygen (O_2) ", film TEOS+O2 plasma CVD silicon oxide (hereinafter, referred to also as a "P-TEOS film") 18a - 18d and "a

•

and the second of the second o

SHUSAKU YAMAMOTO

U.S. Patent Application S.N. 09/103,873

silicon oxide film deposited by thermal CVD using a gas mainly containing organic silane (THOS) and ozone (O_3) ", i.e., a TEOS+ O_3 -thermal CVD-silicon oxide film (hereinafter, referred to also as a "Th-TEOS film") 19a - 19c.

(page (7), upper right column, line 2 to lower left column, line 9)

As described above in detail, the present invention relates to a semiconductor device, in which a prescribed device structure is formed on a semiconductor substrate and a surface of the device structure is coated with a protective insulating film. The protective insulating film is formed by alternately and repetitively depositing "a silicon oxide film deposited by plasma CVD using a gas mainly containing organic silane and oxygen" having a prescribed thickness, the silicon oxide having a satisfactory durability against cracks although not having a sufficient step coverage; and "a silicon oxide film deposited by thermal CVD using a gas mainly containing organic silane and ozone" having a prescribed thickness, the silicon oxide film having a satisfactory step coverage although having a poor durability against cracks. Accordingly, the property of one silicon oxide film having the satisfactory durability against cracks despite insufficient step coverage and the property of the other silicon oxide film having the satisfactory step coverage despite the poor durability against cracks, i.e., the advantages and disadvantages of these silicon oxide films are compensated for by each other. Thus, the surface section of the chip which is stepped due to interconnection is covered to be satisfactorily flat. Thus, generation of aluminum slide occurring in each interconnect in a conventional structure is completely eliminated. Furthermore,

.

SHUSAKU YAMAMOTO

U.S. Patent Application S.N. 09/103,873

the durability against cracks of the protective insulating film is sufficiently improved. Thus, generation of cracks in the protective insulating film occurring in the conventional structure is effectively prevented. As a result, the semiconductor device has excellent properties with satisfactory resistance against moisture and significant improvement in reliability.

·					,
		; •°		\$- 1	
	in the state of th	i de Gire		: :	
		*			
			,		
·					

&1-069202050=M

⑩日本国特許庁(JP)

(11) 特許出願公開

平3-133131 四公開特許公報(A)

®Int. Cl. 3

庁内整理番号 識別記号

❸公開 平成3年(1991)6月6日

H 01 L 21/312

6940-5F M

> 未請求 請求項の数 1 (全9頁) 塞杏語求

半導体装置 の発明の名称

> 頭 平1-272605 ②符

顧 平1(1989)10月18日 22出

久 大 明者 四発

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

原 \blacksquare 個発 明

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社北伊丹

製作所内

三菱電機株式会社 頭 创出

東京都千代田区丸の内2丁目2番3号

増雄 弁理士 大岩 理 倒代

外2名

1. 発明の名称

半導体装置

2. 特許請求の範囲

半導体基板上に所期通りの素子構成を形成させ ると共に、素子構成の表面部を保護絶縁膜によつ て被覆させた半導体装置において、前記保護絶縁 膜として、所定の膜厚による『有機シランと酸素 を主成分とするガスを用いてプラズマCVD法で 堆積させたシリコン酸化膜』と、所定の膜厚によ る『有機シランとオゾンを主成分とするガスを用 いて煎CVD法で堆積させたシリコン酸化膜』と を、交互に繰り返して堆積させた腹構成を用いる ことを特徴とする半導体装置。

3. 発明の詳細な説明

【産業上の利用分野】

この発明は、半導体装置に関し、さらに詳しく は、半導体装置における素子構成表面部を被頂す る保護絶録度の改良構造に係るものである。

{従来の技術}

半導体装置においては、従来からよく知られて いるように、半導体基板上に所期通りの素子構成 を形成させた後、この素子構成自体が外部から浸 入する水分とか、あるいは、外部から加えられる 惧れのある応力などの外部環境によつて変化した りしないようにするために、通常の場合。素子構 成での表面部に対して、いわゆる。保護絶縁腹を 被覆させており、さらに、この素子構成を形成さ せて表面部を保護絶縁膜で被覆した半導体基板を 樹脂封止するとか、セラミック・パッケージに収 容して使用するようにしているのが一般的な形態 である。

こゝで、第5図には、例えば、このような樹脂 ,封止型による半導体装置の概要構成を模式的に示 してある。

すなわち。この第5凶従来例構成において、符 号1 は半導体益板上に所要の各素子構成をそれぞ れに形成させた半導体チップ(以下、単にチップ と呼ぶ)であつて、このチップ1での各素子構成 の表面部に対しては、保護絶縁膜2を被覆させて

ある。また、3 は前記チップ1 を設置固定させる ダイパッド部3a、および図示しない外部回路と接 続させるための各リード部3bからなるリードフレ ーム、4 はチップ1 の各電極と各リード部3bとを それぞれに接続するボンディングワイヤであり、 さらに、5 は前記各リード部3bの所要部を含むチップ1 を封止して外部から保護する樹脂封止材で ある。

しかして、前記従来例による半導体装置でのチップ1の構造につき、これが、例えば、MOS型ICである場合を例にとつて、次に、第6図を参照して具体的に述べる。

この第6図は前記した第5図従来例装置における破線で囲んだB部該当の詳細構成である。

すなわち、こゝでも、この第6図に示す従来例 構成において、6 はシリコン単結晶などからなる 半導体基板(以下、単に基板とも呼ぶ)であり、 6aはこの基板6 の主面上に拡散形成されたドレイ ン、6bは同様に形成されたソース、7 は各素子間 を電気的に分離する厚いフィールド絶縁腹を示し

化させて全面に薄いシリコン酸化膜を形成させ、また、この薄いシリコン酸化膜上の全面にシリコン窒化膜を所定の膜厚で形成した後、フォトリソグラフィ、およびエッチング技術によつて、このシリコン窒化膜を選択的にバターニング除去し、かつ再度、基板 6 を熟酸化させて、除去部分対応に厚いフィールド酸化膜7を形成させ、かつマスクとしたシリコン窒化膜パターンを除去する(第7図(a))。

次に、前記基板 6 の全面に対して、化学的気相成長法(以下、C V D 法と呼ぶ)により、多結晶シリコン膜を所定の膜厚で堆積させ、フォトリソグラフィ。およびエッチング技術によつて、この多結晶シリコン膜を選択的にパターニング除去すると共に、引き続き、下地側の薄いシリコン酸化膜をも同様に除去して、第1ゲート8 を形成する(同図(b))。

ついで、前記基板1を再度、無酸化させて、同 基板1 および前記第1ゲート8 上に一部がゲート 酸化膜となる薄いシリコン酸化膜9 を形成させた ている。

また、8 はこれらの上に選択的に形成されてキャパシタ電極となる第 1 ゲート、9 はこの第 1 ゲート 8 および基版 6 上に形成されて一部がゲート酸化膜となる薄いシリコン酸化膜であり、10はこれらの上に選択的に形成されてワードラインとなる第 2 ゲート、11a,11b はそれぞれに層間絶録膜である。

さらに、12は前記層間絶録膜11a に開口されたコンタクト孔13を通しドレイン6aに接続されてビットラインとなるポリシリコン層であり、14は前記層間絶録膜11b 上にそれぞれ選択的に形成されたアルミニウムによる各配線であつて、この構成の場合。これらの各配線14を含む層間絶録膜11b上には、前記したように保護絶録膜2 を被覆してある。

続いて、前記第6図従来例構成の主要な製造工程を第7図(a) ないし(f) に基づいて順次に説明する。

まず、基板6.この場合は、 P型の基板6 を熟酸

後、続いて、CVD法などにより、この薄い、所にないて、CVD法などにより、この薄い、所定の強に多結晶シリコン膜をではほさせ、かつフォトリソグラフィシとはない。 第1ゲート 8 側に 2 個、計3 個の各第 2 が、例えば、リン(P)、ヒ素(As)などを選択的におって、 1 個、第2ゲート10を形成させ、かつこの状態で、 N型択的に グート 10を形成させ、かつこの状態で、 N型択的に オン注入することにより、 前記蓋板 1 上における 第2ゲート10の両側にあって、 ドレイン6a、 3 (c))。

また次に、CVD法などにより、前記各第2ゲート10を被覆するようにして、前記簿いシリコン酸化膜9の全面に下層側の層間絶録膜11aを形成した上で、フォトリソグラフィ・およびエッチング技術により、この層間絶録膜11a および薄いシリコン酸化膜9を順次選択的にパターニング除去し、前記ドレイン6aの一部にコンタクト孔13を開口させて、このドレイン6aの一部を露出させ、つ

特開平3-133131(3)

いで、再度、CVD法などにより、前記コンタクト孔13内を埋めるようにして、層間絶縁膜11a上の全面に多結晶シリコン膜を所定の度厚で堆積させ、かつフォトリソグラフィ、およびエッチング技術により、この多結晶シリコン膜を選択的にパターニング除去することで、その一部を前記ドレイン6aに接続させたビットライン12を形成させ、さらに、CVD法などにより、このビットライン12を被頂するように上層側の層間絶縁膜11bを堆積する(同図(d))。

その後、スパッタ法などにより、前記上層側の 層間絶縁度11b 上の全面にアルミニウム度を形成 させ、かつフォトリソグラフィ、およびエッチン グ技術により、このアルミニウム度を選択的にパ ターニング除去して各配線14をそれぞれに形成す る (同図 (e))。

最後に、熱CVD法、ブラズマCVD法などにより、これらの全面を保護絶縁膜2によつて被覆保護する。こゝで、この保護絶縁膜2としては、通常の場合、PSG(Phospho Silicate Grass)譲

材 5 により樹脂封止して所期通りの半導体装置を 構成させるのである。

[発明が解決しようとする課題]

従来の半導体装置は、以上のようにして構成されており、先にも述べたように、通常の場合。チップ1 での各配線14を含む素子表面部全体を保護絶縁譲2 により被覆させているが、素子自体の高無積化、微細化の進展に伴ない、現在では、この保護絶縁譲2 についても、さらにより一層の高耐湿性、高信類性が要求されるようになつてきている。

こゝで、第8図には、前記した第6図従来例装置における保護絶録度2の被復堆積部分であるところの。破線で囲んだA部該当の拡大した詳細構成を示してある。

前記した従来例による半導体装置の製造方法において、例えば、保護絶縁度2として、熱CVD法によりPSG度、あるいはシリコン酸化度をそれぞれに堆積形成させた場合、この保護絶縁度2には、このときに使用する度材料の材質、および

とか、あるいはシリコン酸化膜などが用いられている。そして、前者のPSG膜を用いる場合にあっては、熱CVD法によって、350~450 で程度の処理温度で、反応ガスとしてホスフィン(PH*)、シラン(SiH*)および酸素(0*)の混合ガスにより、この保護絶縁膜2 を堆積させて形成し、後者のシリコン酸化膜を用いる場合にあっては、熱CVD法、プラズマCVD法では 300~400 で程度の処理温度で、反応ガスとしてシラン(SiH*)および酸素(0*)の混合ガス。あるいは、シラン(SiH*)および亜酸化窒素(N**0)の混合ガスにより、同様に、この保護絶縁膜2 を堆積させて形成するのである(同図(f))。

そして、このように形成させたチップ1 については、その後、所定の処理を施した上で、リードフレームのダイバッド部3aに報置固定させると共に、同チップ1 の各電極と各リード部3bとをそれぞれポンディングワイヤ4 により接続させ、かつ各リード部3bの所要部を含み、これらを樹脂封止

腹形成に適用する製造手段によつて、その順自体に引張応力が残されることになり、また、プラズマ CV D法によりシリコン酸化度を堆積形成させた場合には、逆に、その膜自体に圧縮応力が残されることになる。

そして、前記保護絶縁順2 として、前者手段での熱CVD法によりPSG膜,あるいはシリコン酸化膜を堆積形成させた場合には、その堆積に際し、層段差底部にあつて、応力が集中され易いの角な形状部分15とか、また、平面部にあつて、腹厚の厚い部分16がそれぞれに形成され、かつこれらの各部分15.16 に対しては、腹自体の保する引張応力のためにクラック17a.17b が発生することになり、このクラック17は、こゝでの保護絶縁は2 の耐湿性、信頼性を大きく低下させる要因となっている。

一方、前記後者手段でのプラズマCVD法によりシリコン酸化度を堆積形成させた場合には、その膜自体の保有する応力が圧縮性のものであるために、前記した理由によるクラック17a、17bの発

特閒平3-133131(4)

生こそは少ないが、チップ!を樹脂封止材5 により封止させたときに、その硬化時の収縮応力で同様なクラックが発生することになる。

第9図は、この問題使化時におけるクラック発生の態様を示すもので、同図(a) は前記第5図に対応してこゝでの収縮応力を説明する断面構造であり、同図(b) は同上破線で囲んだB部該当の拡大した詳細構成である。

すなわち、この第9図 (a) に見られるように、チップ 1 を封止する問題封止材 5 における硬化時の収縮応力 21は、同チップ 1 つ中心方向に働き、このために、このチップ 1 の表面 5 な方向の内部にあるような方向の内部にあることなり、各配線 14での陽角し、ことでの保護絶縁膜 2 の耐湿性・信頼性を大きく低下させ、かつこのようには、この各配線 14の材質が、例えば、アルミニウムの場合であると、いわゆる、アルミスライド 23と呼

膜として、ステップカバレッジは十分でないがクラック耐性に優れた『有機シランと酸素を主成分とするガスを用いてブラズマCVD法で堆積させたシリコン酸化膜』と、ステップカバレッシラは低れているがクラック耐性に乏しい『有機シランとするガスを用いて熱CVD法で堆積させたシリコン酸化膜』とを、それぞれに所定の膜厚で交互に繰り返して堆積させた膜構成を用いるようにしたものである。

すなわち、この発明は、半導体基板上に所期通りの素子構成を形成させると共に、素子構成の表面部を保護絶縁膜によつて被覆させた半導体装置において、前記保護絶縁膜として、所定の膜厚による『有機シランとなり』と、所定の膜厚による『有機シランとオゾンを主成分とするガスを用いて熱CVD法で堆積させたシリコン酸化膜』とを、交互に繰り返させたシリコン酸化腫』とを特徴とする半導体装置である。

ばれるところの、配線部自体に変形をきたして、 半導体装置の電気的特性を大きく劣化させること になる。

また、このような保護絶縁順2 に発生するクラック17a.17b および22と、それに、各配線14に発生するアルミスライド23とは、半導体装置の高密度集積化による微細化、高機能化に伴つて、配線形状、構造が複雑化するほど顕著に現われるものであり、この半導体装置における信頼性の面で大きな問題点となっている。

この発明は、従来のこのような問題点を解消するためになされたもので、その目的とするところは、チップ表面部での配線上を、良好なクラック耐性、およびアルミスライド耐性を有する保護絶縁度で被覆させ得るようにした。この種の半導体装置、こゝでは、保護絶縁度の改良された構造を提供することである。

[課題を解決するための手段]

前記目的を遠成するために、この発明に係る半 導体装置は、チップの表面部を波覆する保護絶縁

(作 用)

従つて、この発明においては、素子構成の表面 部を披覆する保護絶縁膜として、ステップカパレ ッジは十分でないがクラック耐性に優れた所定の 膜厚による『有機シランと酸素を主成分とするガ スを用いてプラズマCVD法で堆積させたシリコ ン酸化膜』と、ステップカバレッジは優れている がクラック耐性に乏しい所定の膜厚による『有級 シランとオゾンを主成分とするガスを用いて熱C VD法で堆積させたシリコン酸化膜』とを、交互 に綴り返し堆積させて膜構成したので、これらの 各膜におけるステップカバレッジは十分でないが クラック耐性に優れた点と、ステップカバレッジ は優れているがクラック耐性に乏しい点とが相互 に捕い合うことになり、これによつて、チップ表 面部における各配線での段差部を平坦性よく被覆 できると共に、併せて、クラック耐性を良好に改 善し得るのである。

【実 流 例】

以下、この発明に係る半導体装置の一実施例に

特開平3-133131(5)

つき、第1図ないし第4図を参照して詳細に説明 する。

第1図はこの実施例を適用した半導体装置の要 部構造を模式的に示す断面図であり、この第1図 実施例構成において、前記第5図従来例構成と同 一符号は同一または相当部分を示している。

すなわち、この第1図実施例構成においても、 符号6 はシリコン単結晶などからなる半導体 芸板 であり、6aはこの基板6 の主面上に拡敗形成され たドレイン、6bは同様に形成されたソース、7 は 各索子間を電気的に分離する厚いフィールド絶縁 順である。

また、8 はこれらの上に選択的に形成されてキャパシタ電極となる第 1 ゲート、9 はこの第 1 ゲート8 および基板6 上に形成されて一部がゲート酸化膜となる薄いシリコン酸化膜であり、10はこれらの上に選択的に形成されてワードラインとなる第 2 ゲート、11a.11b はそれぞれに層間絶縁膜である。

さらに、12は前記層間絶緑膜11a に開口された

の工程が、前記従来例構成での各配線14を形成するまでの工程。換言すると、前記第7図(a) ないし(e) までの工程と全く同一であり、かつ以下、この従来例方法での工程に引き続いて、この実施例方法の場合には、第2図(a) ないし(f) に示す主要な製造工程を順次に経て製造される。

すなわち、まず、従来例方法での第7図 (e) において、前記上層側の層間絶縁膜11b 上の全面に各配線14をそれぞれに形成した後(第2図 (a))、これらの各配線14を含む上層側の層間絶縁膜11b~上にあつて、TEOS 【テトラエトキシ・シラン】と酸素 (0。)を主成分とするガスを用いてプラズマ CV D 法により第1層目のP-TEOS 膜18a を堆積させる。

こゝで、前記手段により堆積形成されるP-TEOS 腹18a については、一般にクラック耐性に優れて いるが、一方で、ステップカバレッジが十分でな く、第3図(a).(b) に示されているように、堆積 される腹厚(ti)を、例えば、2000 A 以上にまで余 り厚く形成し過ぎると、各配線14の段差部でオー コンタクト孔13を通しドレイン6aに接続されてピットラインとなるポリシリコン層であり、14は前記層間絶縁度11b 上にそれぞれ選択的に形成されたアルミニウムによる各配線である。

そしてまた、20はこゝでの対象となる表面部,すなわち、前記配線14を含む上層側の層間絶縁膜11b 上に形成される保護絶縁膜であつて、この保護絶縁膜20については、この実施例の場合,『有機シラン (THOS)と酸素 (0』)を主成分とするガスを用いてプラズマCVD法で堆積させたシリコン酸化度(以下,P-TEOS膜とも呼ぶ)18aないし18dと、『有機シラン (THOS)とオゾン (0』)を主成分とするガスを用いて熱CVD法で堆積させたシリコン酸化度』、つまり、TEOS+0』系・熱CVD・シリコン酸化度(以下 Th-TEOS 度とも呼ぶ)19aないし19cとの2種類の度を交互に堆積させて形成したものである。

しかして、この第1図に示す実施例装置における製造方法については、各配線14を形成するまで

バーハング形状25を生ずる惧れがあることから、 その膜厚(t.)が2000人を越えない程度にすること が必要である(同図(b))。

また今度は、前記第 1 暦目のP-TEOS膜 18a 上に、TEOSとオゾン (0。)を主成分とするガスを用いて熱 C V D 法により第 2 暦目の Th-TEOS膜 19a を堆積させる。

こゝでも、前記手段により堆積形成される Th-TEOS頂19a については、先に述べたP-TEOS頂18a とは逆に、ステップカバレッジに優れているが、クラック耐性に乏しく、第4図(a).(b) に示されているように、堆積される旗厚(t.)を、例えば、2000人以上に厚くすると、各配線14の段差部で膜自体の収縮応力によつてクラック26を生ずる惧れがあり、このために各配線14の少なくとも頂部では、その類厚(t.)を2000人を越えない程度にすることが必要である(同図(c))。

次に、前記第2層目の Th-TEOS膜19a 上にあつて、再度、前記第1層の場合と全く同様に、TEOSと と 欧 ス (0 a) を 主成分と する ガスを 用いて プラズマ

特閒平3-133131(6)

CVD法により、同様な理由で、順厚が2000人を 越えない程度の第3層目のP-TEOS膜18b を堆積さ せる (同図(d))。

さらに、前記第3暦目のP-TEOS膜18b 上にあつ て、再度、前記第2層の場合と同様に、TEOSとオ ゾン (0。) を主成分とするガスを用いて熱CVD法 により、こゝでも腹厚(ti)を2000Aを越えない程 度の第4層目の Th-TEOS譲19b を堆積させる(同 図(e)).

続いて、以下、同様の工程を繰り返して、第5 暦目のP-TEOS譲18c.第6暦目の Th-TEOS譲19c.お よび第7層目のP-TEOS膜18d を順次にそれぞれ堆 積させて保護絶縁膜20とし(同図(f))、このよう にして、前記各配線14を含む表面部に所期通りの 保護絶録論20を被覆させたチップ1を形成させる のであり、かつこゝでも、特に図示してはいない が、従来例方法の場合と全く同様に、その後、こ のチップ1に対して、所定の処理を施した上で、 これをリードフレームのダイパッド部に載置固定 させると共に、同チップ」の各電極と各リード邸

は十分でないがクラック耐性に優れた点と、後者 の各膜19a ないし19c におけるステップカバレッ ジは優れているがクラック耐性に乏しい点とが、 相互に補い合うことになり、このチップ1 の表 面部における各配線14での段差部を平坦性よく 被覆できて、従来のような各配線14でのアルミス ライド23の発生が解消され、かつ同時に、保護絶 緑膜20のクラック耐性を良好に改善できて、こゝ でも、従来のような保護絶縁度2 におけるクラッ ク17a.17b および22の発生を防止し得るのであ る。

なお、前記実施例においては、有機シランの一 例として、TEOS【テトラエトキシ・シラン】を用 いる場合について述べたが、他の有機シラン。例 えば、 Si(OiC,H.)。(テトライソプロポキシ・シ ラン】とか、 Si (OCH.) 4 [テトラメトキシ・シラ ン】とか、(tC.H.O.)Si(OOCCH.), [DADBS.ジター シャリプトキシアセトキシ・シラン] などを用い ても、同様な作用。効果が得られる。

また、前記実施例においては、保護絶縁膜20の

とをそれぞれポンディングワイヤにより接続させ 、かつ各リード部の所要部を含み、これらを樹脂 封止材により樹脂封止して半導体装置を構成させ るのである。

従って、前記のようにして製造されるこの実施 例構成のチップ1では、各配線14を含む表面部の 全体に対して、ステップカバレッジは十分でない がクラック耐性に優れた『有機シランと酸素を主 成分とするガスを用いてプラズマCVD法で堆積 させたシリコン酸化膜』、つまり、この場合は、 P-TEOS膜18a ないし18d と、また、ステップカバ レッジは優れているがクラック耐性に乏しい『有 機シランとオゾンを主成分とするガスを用いて 熱CVD法で堆積させたシリコン酸化膜』。つ まり、この堪合は、 Th-TEOS膜19a ないし19c と を、それぞれに2000人を越えない程度の膜厚で交 互に繰り返して堆積させた保護絶緑度20により被 覆させたので、これらの各膜18a ないし18d,19a ないし19cが有している膜特性、すなわち前者の 各度18a ないし18d におけるステップカバレッジ .

最下層と最上層とが、それぞれに『有機シラン+ 酸素系・プラズマCVD・シリコン酸化膜』、つ まり、P-TEOS膜である場合について述べたが、こ の発明の意図するところは、この保護絶縁膜20と して、『有根シラン+酸素系・プラズマCVD・ シリコン酸化膜』と、『有機シラン+オゾン系・ 熱CVD・シリコン酸化膜』、つまり、 Th-TEOS 膜とを交互に堆積させることであるので、これら の最下層と最上層との何れか一方。あるいは双方 が、『有根シラン+オゾン系・熱CVD・シリコ ン酸化膜』、つまり、 Th-TEOS膜であつても差し 支えはない。

また、前記実施例においては、P-TEOS膜と Th-TEOS顔とを交互に堆積させることによつて、保護 絶録腹20の全体を形成させる場合について述べた が、さらに、耐湿性・モールドでの硬化時におけ る内部応力に対する提振的強度をより一層、向上 させるために、この保護絶縁膜20と他の保護絶縁 膜、例えば、『シラン(SiHa)とアンモニア(NHa) を主成分とするガスを用いてブラズマCVD法で

堆積させた額』とを組み合わせた場合にも、同様な作用、効果が得られる。

また、前記実施例においては、有機シランと酸素、あるいはオゾンのみによるガスを用いることにより保護絶縁膜20を形成させる場合について述べたが、さらに、腹自体のクラック耐性をより一層、向上させる目的で、リン(P)とかポロン(B)などの不純物をシリコン酸化膜中にドーピングさせる手段として、この有機シランと酸素、あるいはオゾンのみによるガスに対し、P(OC**H**)**【TMB、トリメチルフォスフォラス】とか、B(OC**H**)***(TMB、トリメチルポロン】などを添加させても、同様な作用、効果が得られる。

さらに、前記実施例においては、各配線14の材料がアルミニウムである場合について述べたが、これらの各配線14の材料としては、他の材料、例えば、タングステン(W)、チタン(Ti)。モリブデン(No)などの高融点金属とか、これらのシリサイド金属(MSia,TiSia,NoSia)など、あるいは多結晶シリコンであつてもよく、同様な作用、効果が得ら

段差部を平坦性よく被覆できて、従来例構造におけるような各配線でのアルミスライドの発生が完全に解消され、かつ同時に併せて、保護絶縁膜のクラック耐性を良好に改善できて、こゝでのクラックの発生を効果的に防止し得るのであり、これらの結果。この種の半導体装置における耐湿性、ひいては、信頼性を格段に向上できるなどの優れた特長がある。

4. 図面の簡単な説明

第1図はこの発明の一実施例を適用した半導体装置でのチップ構成の要部構造を模式的に示す断面図、第2図(a) ないし(f) は同上実施例構成における保護絶縁履の主要な製造工程の概要を頑広模式的に示すそれぞれに断面図、第3図(a).(b) および第4図(a).(b) は同上保護絶縁腹を構成する各層を所定の腹厚以下に設定する理由を説明するためのそれぞれに要部を拡大して示す断面図である。

また、第5図は従来例による半導体装置の概要

れる.

[発明の効果]

以上詳述したように、この発明によれば、半導 体基板上に所期通りの素子構成を形成させると共 に、衆子構成の表面部を保護絶縁膜によつて披檀 させた半導体装置において、保護絶縁膜として、 ステップカバレッジは十分でないがクラック耐性 に優れた所定の腹厚による『有機シランと酸素を 主成分とするガスを用いてプラズマCVD法で堆 積させたシリコン酸化膜』と、ステップカバレッ ジは使れているがクラック耐性に乏しい所定の類 厚による『有扱シランとオゾンを主成分とするガ スを用いて熱CVD法で堆積させたシリコン酸化 膜』とを、交互に繰り返し堆積させて順構成した ので、これらの各膜におけるステップカバレッジ は十分でないがクラック耐性に使れた点と、ステ ップカバレッジは優れているがクラック耐性に乏 しい点。すなわち、換言すると、これらの各膜の もつ長所と短所とが相互に捕い合うことになり、 これによって、チップ表面部における各配線での

構成を複式的に示す断面図、第6図は同上第5図のB部に該当するチップ構成の要部構造を拡大して模式的に示す断面図、第7図(a) ないし(f) は同上従来の断面図、第7図(a) ないが構成の手事体装置でのチップ構成の正式をでの手事体装置でのチップ構成のである。 要な断面図、第8図は同上第6図のAのでは変拡大したがでの保護絶縁膜の要部構造を拡大してででである。まないでででででである。 チックでは、第9図(a) および(b) は同上のである。 日上のでは、第9図(a) およびに対していたがである。 日上のでは、第9図(b) およびに対応である。 日上のと、は、のB部に対応である。 日本での各電優、保護絶縁膜の要の構造を拡大して模式的に示す断面図である。

1 ····各条子構成を形成した半導体チップ、3 ····リードフレーム、3a····同ダイパッド部、3b ····同リード部、4 ···ポンディングワイヤ、5 ···· 樹脂封止材、6 ···・半導体基板、6a···・同ド レイン、6b···・同ソース、7 ···フィールド絶録 膜、8 ···第1ゲート、9 ···シリコン酸化膜、

10……第2ゲート、11a,11b ……層間絶縁膜、12


特開平3~133131(8)

……ポリシリコン層、13……コンタクト孔、14…

… 配線。

20……保護絶縁度、18a ないし18d ……保護絶 緑膜を構成する一方のP-TEOS膜(有機シランと酸 素を主成分とするガスを用いてブラズマCVD法 で堆積させたシリコン酸化膜)、19a ないし19c ……同他方の Th-TEOS膜(有機シランとオゾンを 主成分とするガスを用いて熱CVD法で堆積させ たシリコン酸化度)。

第 2 図



















主於今上月5万天5同117 然CVD法 6b:同ソース 10: \$2 1-12: ホッッショ 11a,11b : 👍 13:17 14:02

特閒平3-133131(9)





			•	•.	
φ.			·		
			4		
*					
	dan jar en eest			· .	
		e.			
	•				
		÷		4.	
			el. e		